1 Technische Daten und Schnittstellenbeschreibung CIS 3
Das CIS 3 verfügt über zahlreiche Ein- und Ausgänge, die im folgender Grafik dargestellt sind.
| Schnittstelle / Anschlussport | Beschreibung / Hinweise |
|---|---|
| LAN Bridge | Dauerhafte Netzwerkverbindung von der CIS 3 Hauptplatine zur CIS PoE-Platine |
| USB 2.0 | Anschlussmöglichkeit für Zusatzmodule |
| USB 3.0 | Anschlussmöglichkeit für Zusatzmodule sowie zur Datensicherung |
| CAN 1 | CAN-Bus-Schnittstelle (für zukünftige Anwendungen) |
| CAN 2 | CAN-Bus-Schnittstelle (für zukünftige Anwendungen) |
| SS 1 / LIN 1 | Signaleingang für SuperSense oder andere Analogsignale Steckerbelegung: PIN 1: GND PIN 2: Signaleingang (Bereich von 0 - 10V) PIN 3: VCC PIN 4: NC |
| SS 2 / LIN 2 | Signaleingang für SuperSense oder andere Analogsignale Steckerbelegung: PIN 1: GND PIN 2: Signaleingang (Bereich von 0 - 10V) PIN 3: VCC PIN 4: NC |
| SS 3 / LIN 1 | Signaleingang für SuperSense oder andere Analogsignale + LIN-Bus (LIN-Master) Steckerbelegung: PIN 1: GND PIN 2: Signaleingang (Bereich von 0 - 10V) PIN 3: VCC PIN 4: CI-Bus |
| SS 4 / LIN 2 | Signaleingang für SuperSense oder andere Analogsignale + CI-Bus (LIN-Slave) Steckerbelegung: PIN 1: GND PIN 2: Signaleingang (Bereich von 0 - 10V) PIN 3: VCC PIN 4: LIN-Bus |
| Res 1 | Widerstandsbasierter Eingang (Bereich von 0 - 1.000 Ohm) |
| Res 2 | Widerstandsbasierter Eingang (Bereich von 0 - 1.000 Ohm |
| Power | Spannungsversorgung (Bereich von 10 - 30V DC) |
| CPU, Speicher & Co. | |
|---|---|
| CPU | Quad-Core Cortex-A76 |
| Architektur | ARM 64-Bit (RPi 5 kompatibel) |
| RAM | 8 GB |
| Speicher | 256 GB (Rugged, für den Dauereinsatz geeignet) |